【資料圖】

IT之家 8 月 20 日消息，三星電子計(jì)劃明年生產(chǎn)第 9 代 V-NAND 閃存，將沿用雙層堆棧架構(gòu)，超過(guò) 300 層；而 SK 海力士計(jì)劃 2025 年上半年量產(chǎn)三層堆棧架構(gòu)的 321 層 NAND 閃存。

實(shí)際上，提高存儲(chǔ)密度的手段除了提高層數(shù)外也還包括其他方案。目前，4bit 單元（QLC）型 3D NAND 閃存已經(jīng)實(shí)現(xiàn)商業(yè)化，而且 SSD 受益于此也已經(jīng)變成了“白菜價(jià)”。

雖然 SSD 目前已經(jīng)有開(kāi)始漲價(jià)的跡象，但幾家大廠已經(jīng)開(kāi)始研發(fā)下一代的 5 bit 單元（PLC）方案，相信接下來(lái)大家就能用上容量更大、速度更快的固態(tài)硬盤(pán)。

在 FMS 2023 閃存峰會(huì)上，SK 海力士就展示了其新型 PLC（5-Bit MLC）技術(shù)的研究成果。

這一技術(shù)原理上類似鎧俠 2019 年開(kāi)發(fā)的 Twin BiCS FLASH 技術(shù)，簡(jiǎn)單來(lái)說(shuō)就是用兩個(gè) 2.5 bit 單元，這樣雙線程同時(shí)寫(xiě)入的話一定會(huì)比 5 bit 存儲(chǔ)快得多。

在 5 bit 單元中，一個(gè)存儲(chǔ)單元中可以包含 32 個(gè)不同的閾值電壓（IT之家注：即 25），而常規(guī)方式下用 PLC 寫(xiě)入并驗(yàn)證 32 個(gè)不同的閾值電壓所需時(shí)間是 TLC 的近 20 倍，這顯然是用戶無(wú)法接受的。

因此，SK 海力士設(shè)計(jì)了一種新型 PLC，將一個(gè) 5bit 單元分為兩個(gè) 2.5 bit 點(diǎn)位，每個(gè)點(diǎn)也存儲(chǔ) 2.5 bit。然后綜合各個(gè)點(diǎn)的數(shù)據(jù)獲得 5 bit 數(shù)據(jù)，這樣就可以使 PLC 寫(xiě)入時(shí)間與 TLC（3bit 單元）大致相同。

實(shí)際上，Solidigm 一年前已經(jīng)展示過(guò)首款采用 PLC-NAND 的 SSD，它沿用了當(dāng)前 QLC-NAND 一樣的 192 層閃存，但由于每個(gè)單元由 5 bit（而非 4 bit）點(diǎn)組成，其密度增加至 23.3 Gbit / mm2，創(chuàng)下了最高記錄；而憑借 321 層的第 9 代新型 TLC-NAND，預(yù)計(jì) SK 海力士有望達(dá)到 20 Gbit / mm2 以上的密度。當(dāng)然，更多的層數(shù)也意味著更多的工作步驟和更高的成本，預(yù)計(jì)早期產(chǎn)品依然還會(huì)很貴。

標(biāo)簽：