IT之家 5 月 5 日消息，根據(jù)國(guó)外科技媒體 eeNewsEurope 報(bào)道，鎧俠（Kioxia）和西部數(shù)據(jù)（WD）將于今年 6 月展示超過(guò) 300 層的 3D NAND。

(資料圖片)

2023 年 VLSI 技術(shù)和電路研討會(huì)將于今年 6 月 11-16 日在日本京都舉行，鎧俠和西部數(shù)據(jù)將發(fā)表多篇涉及 3D-NAND 的論文。

8 平面 1Tb 3D TLC NAND

報(bào)道稱(chēng)鎧俠將會(huì)發(fā)布 C2-1 論文，介紹了 8 平面（eight-plane）的 1Tb 3D TLC NAND，具有超過(guò) 210 個(gè)有源層（active layers），接口速率為 3.2 GT / s。

該 IC 和兩家公司合作開(kāi)發(fā) 218 層 1Tb 3D TLC NAND 設(shè)備非常相似，具有 17Gb / mm^2 密度，只不過(guò)從 4 平面升級(jí)為 8 平面。

鎧俠表示這款 3D NAND 程序吞吐量為 205MB/s，讀取延遲為 40μs。

新論文顯示，鎧俠的 1Tb 3D TLC NAND 設(shè)備通過(guò)將 X 方向的數(shù)據(jù)查詢(xún)區(qū)域減少到 41%，實(shí)現(xiàn)了 3.2 GT / s 的接口速度，從而實(shí)現(xiàn)了內(nèi)存和主機(jī)之間更快的數(shù)據(jù)傳輸。鎧俠還實(shí)施了一種單脈沖雙選通技術(shù)，允許在單個(gè)脈沖內(nèi)感測(cè)兩個(gè)存儲(chǔ)單元，從而將總感測(cè)時(shí)間減少 18%。

超過(guò) 300 層的 NAND

兩家公司通過(guò)拉長(zhǎng)垂直溝道長(zhǎng)度（vertical channel length），采用金屬誘導(dǎo)橫向結(jié)晶（MILC）技術(shù)，實(shí)現(xiàn)超過(guò) 300 層的 3D NAND。

根據(jù) T7-1 論文描述，MILC 技術(shù)能夠讓垂直存儲(chǔ)孔內(nèi)創(chuàng)建單晶 14 微米長(zhǎng)的“通心粉狀”硅（Si）通道。

這種實(shí)驗(yàn)性 3D NAND IC 還利用尖端的吸鎳方法消除硅材料中的雜質(zhì)和缺陷，從而提高單元陣列性能。在不犧牲電池可靠性的前提下，讀取噪聲至少降低了 40%，通道電導(dǎo)增加了 10 倍。

IT之家在此附上《原文地址》，感興趣的用戶(hù)可以跳轉(zhuǎn)閱讀。

標(biāo)簽：